trng_csprng.v « rtl « src - core/rng/trng - True Random Number Generator core implemented in Verilog

about summary refs log blame commit diff

path: root/src/rtl/trng_csprng.v

blob: eda9eea62c51f61c40a073656887d451327ed9c3 (plain) (tree)

9
10

12
13
14

16
17

49
50

58
59

60
61

72
73
74

76
77

81
82
83

85
86

99
100

172
173

181
182

183
184
185

186
187

188
189

190
191

197
198
199

210
211
212

214
215

223
224

226
227
228

229
230

231
232
233

276
277
278

280
281

283
284

286
287

289
290

292
293

295
296

304
305

307
308

395
396

414
415

419
420

522
523
524