1 files changed, 4 insertions, 4 deletions
diff --git a/fix-labels.py b/fix-labels.py
index 225159d..a00ee12 100755
--- a/fix-labels.py
+++ b/fix-labels.py
@@ -16,7 +16,7 @@ labels = {
     'rev02_01.sch': {
         #'15V_LDO_ENABLE': [{'t': 'GLabel', 'dir': 'UnSpc', 'x': 9000, 'y': 3100, 'ori': 0},],
         'FPGA_ENTROPY_DISABLE': [{'t': 'GLabel', 'dir': 'Input', 'x': 5450, 'y': 3550, 'ori': 0},],
-        'VCC_5V0': [{'t': 'GLabel', 'dir': 'Output', 'x': 11800, 'y': 6600, 'ori': 2, 'new_x': 12300},],
+        'VCC_5V0': [{'t': 'Label', 'x': 11800, 'y': 6600, 'ori': 2, 'new_x': 12300},],
     },
     'rev02_02.sch': {
         'AMPLIFIED': [#{'t': 'GLabel', 'dir': 'UnSpc', 'x': 10300, 'y': 5000, 'ori': 0},
@@ -527,12 +527,12 @@ labels = {
         'MKM_FPGA_SCK': [{'t': 'GLabel', 'dir': 'Output', 'x': 2230, 'y': 6400, 'ori': 2, 'new_x': 2950},],
     },
     'rev02_18.sch': {
-        'FPGA_VCCAUX_1V8': [{'t': 'GLabel', 'dir': 'Output', 'x': 6100, 'y': 4800, 'ori': 2, 'new_x': 7000},],
+        'FPGA_VCCAUX_1V8': [{'t': 'Label', 'x': 6100, 'y': 4800, 'ori': 2, 'new_x': 7000},],
         'POK_VCCAUX': [{'t': 'GLabel', 'dir': 'Output', 'x': 4000, 'y': 6200, 'ori': 2, 'new_y': 6500},],
         'POK_VCCO': [{'t': 'GLabel', 'dir': 'Output', 'x': 4000, 'y': 9700, 'ori': 2},],
         'PWR_ENA_VCCAUX': [{'t': 'GLabel', 'dir': 'Input', 'x': 1900, 'y': 4740, 'ori': 0, 'new_y': 4150},],
         'PWR_ENA_VCCO': [{'t': 'GLabel', 'dir': 'Input', 'x': 1400, 'y': 7500, 'ori': 0},],
-        'VCCO_3V3': [{'t': 'GLabel', 'dir': 'Output', 'x': 6100, 'y': 8000, 'ori': 2, 'new_x': 7000},],
+        'VCCO_3V3': [{'t': 'Label', 'x': 6100, 'y': 8000, 'ori': 0, 'new_x': 7000},],
     },
     'rev02_19.sch': {
         'AVR_GPIO_FPGA_0': [{'t': 'GLabel', 'dir': 'UnSpc', 'x': 2100, 'y': 8100, 'ori': 2, 'new_x': 3100},],
@@ -611,7 +611,7 @@ labels = {
         'FPGA_GPIO_LED_3': [{'t': 'GLabel', 'dir': 'Output', 'x': 2470, 'y': 6600, 'ori': 2, 'new_x': 3600},],
     },
     'rev02_24.sch': {
-        'FPGA_VCCINT_1V0': [{'t': 'GLabel', 'dir': 'Output', 'x': 8300, 'y': 6400, 'ori': 2},],
+        'FPGA_VCCINT_1V0': [{'t': 'Label', 'x': 8300, 'y': 6400, 'ori': 0},],
         'POK_VCCINT': [{'t': 'GLabel', 'dir': 'Output', 'x': 5350, 'y': 9100, 'ori': 2, 'new_x': 5600},],
         'PWR_ENA_VCCINT': [{'t': 'GLabel', 'dir': 'Input', 'x': 2700, 'y': 5900, 'ori': 0},],
     },